從芯片行業(yè)在資本市場的狂飆，到華為發(fā)布“韜（τ）定律”，AI浪潮帶動(dòng)下，烈火烹油的半導(dǎo)體行業(yè)進(jìn)入超級(jí)周期，推動(dòng)芯片設(shè)計(jì)等上游產(chǎn)業(yè)鏈迎來需求爆發(fā)。

但隨著需求暴增，設(shè)計(jì)復(fù)雜度不斷提高，芯片驗(yàn)證周期過長，拖累開發(fā)節(jié)奏的瓶頸也越來越明顯。2024年西門子和威爾遜研究集團(tuán)的研究報(bào)告中指出高工藝復(fù)雜芯片的流片風(fēng)險(xiǎn)非常大，首次流片成功率只有14%。“一款芯片從架構(gòu)到流片一般需要兩年時(shí)間，其中驗(yàn)證環(huán)節(jié)消耗的人力與時(shí)間往往超過60%?！蓖豸鈱?6氪表示。

數(shù)字芯片開發(fā)流程

王翕是「智維創(chuàng)芯」的創(chuàng)始人兼董事長，目前也是東南大學(xué)的副教授、博士生導(dǎo)師。2025年，王翕團(tuán)隊(duì)依托此前在國家集成電路設(shè)計(jì)自動(dòng)化技術(shù)創(chuàng)新中心（EDA國創(chuàng)中心）的技術(shù)積累，正式創(chuàng)立智維創(chuàng)芯，致力于解決芯片設(shè)計(jì)驗(yàn)證環(huán)節(jié)的效率提升困境。

2025年5月，團(tuán)隊(duì)推出全球首個(gè)面向數(shù)字芯片驗(yàn)證領(lǐng)域的大模型智能體產(chǎn)品“ChatDV”，覆蓋測試生成、斷言生成、參考模型構(gòu)建和自動(dòng)調(diào)試等高頻環(huán)節(jié)，將芯片開發(fā)效率提升超10倍，周期減少50%，成本降低33%。目前，團(tuán)隊(duì)已與中電科集團(tuán)、芯華章、清微智能、微納核芯多家公司開展合作，實(shí)現(xiàn)商業(yè)化落地。

36氪獲悉，近期智維創(chuàng)芯已完成數(shù)千萬元天使輪融資。本輪融資由國中資本領(lǐng)投，石溪資本、奇績創(chuàng)壇跟投，方創(chuàng)資本擔(dān)任財(cái)務(wù)顧問。資金將重點(diǎn)用于深化核心技術(shù)壁壘、滿足算力需求和公司日常開支等。

智維創(chuàng)芯核心團(tuán)隊(duì)來自東南大學(xué)、清華大學(xué)和香港城市大學(xué)，由集成電路、EDA與大模型方向的高層次科研及工程化人才組成，兼具原創(chuàng)技術(shù)突破、產(chǎn)業(yè)落地和生態(tài)資源整合能力。創(chuàng)始人王翕為江蘇省“333”高層次人才、小米青年學(xué)者，長期深耕芯片敏捷開發(fā)；聯(lián)合創(chuàng)始人江哲為東南大學(xué)集成電路學(xué)院教授、國家高層次青年人才，研究聚焦集成電路智能化驗(yàn)證閉環(huán)；聯(lián)合創(chuàng)始人王心澤來自清華大學(xué)圖靈獎(jiǎng)實(shí)驗(yàn)室，師從圖靈獎(jiǎng)得主David Patterson院士，專注AI大模型訓(xùn)練與驗(yàn)證智能體工程化落地。團(tuán)隊(duì)同時(shí)由香港城市大學(xué)計(jì)算機(jī)系副主任關(guān)楠教授、EDA國創(chuàng)中心執(zhí)行主任楊軍教授等專家提供前沿技術(shù)、產(chǎn)學(xué)研合作與產(chǎn)業(yè)化落地支持。

搭建“AI大模型+數(shù)據(jù)飛輪”流程，芯片開發(fā)效率提升超10倍

2023年，彼時(shí)還在清華大學(xué)的王翕團(tuán)隊(duì)嘗試用GPT-3.5生成一款4萬門規(guī)模的RISC-V處理器并成功流片，拿下首屆Efabless AI設(shè)計(jì)大賽亞軍。“這讓我們相信，借助AI大模型工具自動(dòng)生成芯片這件事是可行的?！蓖豸庹f，“但是和客戶溝通的時(shí)候我們發(fā)現(xiàn)，他們關(guān)心的不是代碼寫得有多快，而是能不能保證準(zhǔn)確性，會(huì)不會(huì)因?yàn)樵O(shè)計(jì)漏洞流片失敗?！?/p>

長期以來，芯片設(shè)計(jì)驗(yàn)證都是典型的勞動(dòng)密集型工作，高度依賴工程師手動(dòng)編寫測試用例、調(diào)試錯(cuò)誤、生成驗(yàn)證代碼等重復(fù)性勞動(dòng)，也是芯片開發(fā)延期和成本超支的主要原因。

而傳統(tǒng)的EDA工具和大模型難以真正替代人工。江哲向36氪分析，“EDA工具更擅長確定性的分析，但是設(shè)計(jì)驗(yàn)證需要理解設(shè)計(jì)規(guī)格、硬件代碼、測試平臺(tái)、斷言、仿真日志和覆蓋率這些高度專業(yè)的場景?！倍ㄓ么竽Ｐ湍壳爸荒芡瓿烧Z言和代碼生成，缺少芯片驗(yàn)證經(jīng)驗(yàn)知識(shí)以及與芯片領(lǐng)域工具連續(xù)交互的方案，也無法本地化部署。

因此，智維創(chuàng)芯選擇走“AI for EDA”的技術(shù)路線，憑借在芯片架構(gòu)和設(shè)計(jì)領(lǐng)域積累的大量自有代碼和驗(yàn)證經(jīng)驗(yàn)，由大模型和其他工具鏈訓(xùn)練生成并標(biāo)注海量的高質(zhì)量數(shù)據(jù)，形成一套可持續(xù)的數(shù)據(jù)飛輪，為模型的持續(xù)迭代提供燃料，由此搭建起無需人工逐條審核的自動(dòng)驗(yàn)證流程。

在這條閉環(huán)的驗(yàn)證流程中，數(shù)據(jù)是制約大模型能力的根本要素。芯片行業(yè)的硬件代碼、測試平臺(tái)和斷言等高質(zhì)量數(shù)據(jù)，大多閉源保存在各公司內(nèi)網(wǎng)，互聯(lián)網(wǎng)上的公開數(shù)據(jù)數(shù)量稀少，質(zhì)量參差不齊，多為教學(xué)性質(zhì)的簡單代碼。“所以數(shù)據(jù)是我們真正的護(hù)城河?！蓖豸獗硎?。

目前，ChatDV智能體已經(jīng)實(shí)現(xiàn)了模塊級(jí)AI設(shè)計(jì)和驗(yàn)證自動(dòng)化，可以包攬寫測試、寫規(guī)則、查問題、建模型四個(gè)驗(yàn)證環(huán)節(jié)。據(jù)江哲介紹，ChatDV并非一個(gè)單點(diǎn)工具，而是包括多個(gè)工具套件、覆蓋驗(yàn)證流程中各高頻工作的智能平臺(tái)，最終目的是大幅縮短芯片驗(yàn)證工程師的工作時(shí)間。

ChatDV工具套件及工作原理示意圖

其中，iTest模塊負(fù)責(zé)自動(dòng)生成TestBench和測試激勵(lì)。對于5000行左右的RTL模塊，傳統(tǒng)人工需要約1.5人月的工作量，ChatDV在GPU算力充裕的條件下僅需10分鐘；iSVA模塊可以自動(dòng)生成SystemVerilog斷言（SVA），即芯片內(nèi)部的“規(guī)則檢查器”，可將復(fù)雜斷言的開發(fā)周期從3天縮短至數(shù)小時(shí)；iModel模塊自動(dòng)生成參考模型（Golden Model）用于功能比對，通過率較通用SOTA大模型提升1.69至4.89倍；iDebug模塊則是根據(jù)仿真報(bào)錯(cuò)信息自動(dòng)定位并修復(fù)錯(cuò)誤，修復(fù)率達(dá)到89%，在復(fù)雜場景下相比于通用SOTA大模型修復(fù)率最高可提升4.28倍。

以上四個(gè)模塊共同構(gòu)成一個(gè)完整的驗(yàn)證閉環(huán)：大模型負(fù)責(zé)生成內(nèi)容，仿真器、編譯器等工具負(fù)責(zé)驗(yàn)證對錯(cuò)，并將結(jié)果反饋給模型迭代，江哲將這一閉環(huán)比喻為“給大腦（大模型）接上手和腳（工具鏈）”。

ChatDV運(yùn)行界面示例

在王翕看來，智維創(chuàng)芯與傳統(tǒng)EDA廠商之間是互補(bǔ)而非競爭的關(guān)系。EDA廠商更擅長在芯片設(shè)計(jì)后端的綜合、布局布線等物理設(shè)計(jì)環(huán)節(jié)，而智維創(chuàng)芯則聚焦前端邏輯，包括從規(guī)格定義、架構(gòu)設(shè)計(jì)、RTL生成到功能驗(yàn)證，填補(bǔ)了前端缺乏自動(dòng)化工具的空白。

“智維創(chuàng)芯的快速成長離不開EDA國創(chuàng)中心在算力資源、早期研發(fā)成本和人才團(tuán)隊(duì)建設(shè)方面的孵化支持?！蓖豸庋a(bǔ)充介紹道，EDA國創(chuàng)中心是國內(nèi)EDA領(lǐng)域唯一的國家級(jí)創(chuàng)新中心，專注“從零到一”的顛覆性創(chuàng)新技術(shù)，與智維創(chuàng)芯的理念路線高度契合。

以“芯片一鍵生成”，迎接芯片AGI時(shí)代到來

目前團(tuán)隊(duì)已與多家芯片公司達(dá)成合作，比如中電科集團(tuán)、清微智能、微納核芯等，與多家GPU和NPU大廠也正在試用合作中。

在商業(yè)模式上，智維創(chuàng)芯提供多種服務(wù)形式：自有算力資源的大型企業(yè)可以在本地部署Agent大模型，按License收費(fèi)；中小企業(yè)適合配置“硬件+軟件”一體機(jī)，解決算力不足的問題；設(shè)計(jì)服務(wù)則可以為客戶提供定制化的IP驗(yàn)證服務(wù)或IP開發(fā)。

此外，ChatDV上線了免費(fèi)試用的教育版產(chǎn)品，已有數(shù)十家企業(yè)客戶參與試用反饋。王翕表示，上線免費(fèi)試用版本也有助于公司培養(yǎng)用戶習(xí)慣，構(gòu)建品牌認(rèn)知。

王翕表示，以ChatDV為代表的芯片模塊級(jí)驗(yàn)證自動(dòng)化，只是智維創(chuàng)芯實(shí)現(xiàn)最終愿景——“芯片一鍵生成”的第一步。在此基礎(chǔ)上，目前團(tuán)隊(duì)正在進(jìn)行IP級(jí)自動(dòng)驗(yàn)證研發(fā)，ChatCPU已實(shí)現(xiàn)4發(fā)射亂序多發(fā)處理器11級(jí)流水，復(fù)雜度超過400萬門，并發(fā)現(xiàn)了已經(jīng)流片多次的BOOM和Rocket兩款經(jīng)典RISCV-V處理器芯片中的十余個(gè)此前未被人工檢測到的功能“bug”。未來3年內(nèi)，智維創(chuàng)芯計(jì)劃陸續(xù)實(shí)現(xiàn)子系統(tǒng)級(jí)智能生成與SoC級(jí)一鍵流片。

“芯片行業(yè)的革命不會(huì)因?yàn)閭€(gè)人意愿發(fā)生或避免，我們希望在數(shù)字芯片的AGI時(shí)代開始時(shí)，成為揭開幕布的那家公司。”在王翕看來，未來芯片需求將高度碎片化，自動(dòng)化、低成本、敏捷開發(fā)將不再是錦上添花，而是芯片企業(yè)的剛需。而智維創(chuàng)芯擁抱芯片AGI時(shí)代的思路是，打造用AI設(shè)計(jì)出更好的芯片，再反哺加速AI訓(xùn)練與推理的正向飛輪。

“如果這個(gè)飛輪能轉(zhuǎn)起來，芯片的AGI時(shí)代可能就真正到來了，這個(gè)行業(yè)會(huì)被完全重構(gòu)。未來行業(yè)的具體形態(tài)現(xiàn)在還很難定論，但已經(jīng)展現(xiàn)出足夠令人期待的想象空間。”王翕說道。